一個上拉電阻(zu)可以(yi)設(she)(she)置(zhi)(zhi)在連(lian)接邏輯門和其輸(shu)入端之(zhi)間。例如，一個輸(shu)入信號(hao)(hao)可以(yi)被(bei)(bei)一個電阻(zu)拉高，而一個開關或者(zhe)帶跳線可以(yi)將輸(shu)入端和地相連(lian)。這可以(yi)被(bei)(bei)用作信息(xi)配置(zhi)(zhi)、選擇，或者(zhe)對外(wai)部設(she)(she)備(bei)信號(hao)(hao)進行檢錯糾錯。

上拉電阻可以在邏輯設(she)備(bei)不提供電流的(de)時候工作。集電極開路就具有上拉電阻，這樣的(de)電路輸出信(xin)號(hao)常常在驅動外部設(she)備(bei)、組合邏輯電路、多個設(she)備(bei)連接到一個總線的(de)情況里(li)應用。

上(shang)拉電(dian)阻可(ke)以和其(qi)他邏輯設備(bei)一(yi)起焊接在同一(yi)個電(dian)路(lu)板上(shang)。許多微控制(zhi)器希望嵌入式控制(zhi)應用程(cheng)序使用內部(bu)的、可(ke)編程(cheng)的上(shang)拉電(dian)阻，減少對外部(bu)組件的需(xu)求。

上(shang)(shang)拉電(dian)阻(zu)(zu)(zu)的(de)(de)缺點是當電(dian)流流經時(shi)其將消(xiao)耗(hao)額外的(de)(de)能(neng)(neng)量，并且(qie)可(ke)能(neng)(neng)會引起輸出電(dian)平的(de)(de)延遲。某(mou)些(xie)邏(luo)輯芯片對于經過(guo)上(shang)(shang)拉電(dian)阻(zu)(zu)(zu)引入的(de)(de)電(dian)源供應瞬間狀態較為敏感(gan)，這樣(yang)就迫使(shi)為上(shang)(shang)拉電(dian)阻(zu)(zu)(zu)配置獨立的(de)(de)、帶(dai)有濾(lv)波的(de)(de)電(dian)壓源。

文章源自：上拉電阻，旺詮合金電阻，旺詮合金電阻代理商