臺(tai)積電InFO產品結構如下(xia)：

其工藝流程如下：

1、在(zai)晶(jing)圓Pad上制(zhi)作一(yi)層(ceng)預制(zhi)銅柱；

2、將切割好的芯片Pad面向上粘貼(tie)在帶(dai)臨時鍵合膠的載片上；

3、對(dui)載片進行灌(guan)膠塑(su)封；

4、對塑封好的(de)扇出晶圓進行研磨，露(lu)出預制銅柱的(de)頂部；

5、在(zai)預制銅柱的(de)頂部(bu)進一(yi)步(bu)制作(zuo)RDL及植球移除(chu)載片；

6、將(jiang)完成(cheng)植球的扇出式晶圓切(qie)割成(cheng)單(dan)個(ge)成(cheng)品(pin)。

該技術(shu)由(you)于布線工藝(yi)(yi)在載片上完(wan)成(cheng)(cheng)，沒有翹曲等(deng)因素的影(ying)響，因而能夠實(shi)現高(gao)密度(du)布線，同時(shi)整體(ti)封(feng)裝厚度(du)也能控制的很低，多應用(yong)在高(gao)端手機處理器等(deng)高(gao)價值芯片上。缺點是(shi)工藝(yi)(yi)控制要(yao)求高(gao)，而且(qie)RDL良率直接會影(ying)響到芯片成(cheng)(cheng)品(pin)率，因此最(zui)終成(cheng)(cheng)品(pin)價格較高(gao)。

文章源自：芯片，旺詮合金電阻，旺詮(quan)合金電阻代理商